電腦架構&晶片設計實驗室

前瞻記憶體運算與記憶體架構設計(2020年進行中計畫) (Memory-Centric Computing and Emerging Memory Architecture)：

在計算機組織課程中，大家都學習過Memory Hierarchy(如下圖左)。就是愈靠近CPU 的Memory 存取速度愈快，但單位容量價格則愈高。然而在製程進步下，漏電的Leakage的問題愈來愈嚴重。由於在晶片中，晶片上的記憶體，如L1 Cache, L2 Cache 或是Scratch Pad Memory 等佔了相當大的空間，它們功耗佔了整個系統的40%~60%，因此如何降低它們功耗是一重要課題。另一個重要的問題是記憶體的頻寬已不能提CPU 所需。

在這研究中，我們設計低功耗高效能之先進記憶體系統，同時由於非揮發性記憶體 Non-Voltage Memory (NVM) 如NAND Flash, NOR Flash 價格愈來愈便宜，可靠度也愈來愈高，而且先進非揮發性記憶體Emerging Non-Voltage Memory (NVM) 如 Spin-Transfer-Torque RAM (STT-RAM)，PCRAM (Phase-Chase Memory) 愈來愈成熟。和傳統SRAM相比，非揮發性記憶體具有Leakage Power較低，單位面積上可容納的電晶體數目較多等優點，而且讀取速度遠快於DRAM， 然而非揮發性記憶體的缺點主要是寫入速度較慢，寫入的能耗較高，而且有些非揮發性記憶體可寫入的次數較少，在多次寫入後會損壞。因此為如何善用非揮發性記憶體，和傳統SRAM、DRAM 整合，以提高系統整體效能，降低系統功耗是我們的一重要課題。在本計畫中，我們研究如何整合非揮發性記憶體於Register File (RF)、Cache、Main Memory，以改善整體系統效能，如下圖右中所示。

 

下圖中列出我們在2013 提出之多核心系統下的High-Endurance Hybrid Cache 的設計，主要提出了一個Hybrid Local Bank的概念，並結合Cache Partitioning and Access-Aware Policies (下左圖無Hybrid Local Bank, 下右圖有Hybrid local bank)，可將使用在Last Level Cache的NVM的壽命延長89倍。

下圖是不同版本的Alpha Go，從最早的AlphaGo Fan使用176顆GPU並消耗40,000瓦，到最新的AlphaGo Zero 只使用4顆Tensor Processor Unit (TPU)，只使用數百多瓦，而且能夠運算速度更多。
 

節能可靠系統及晶片設計 (Design Automation for Reliable Energy-Efficient Architecture and IC Design) (2020年進行中計畫)

隨著製程技術的進步，電晶體(Transistor)不斷的縮小，同一晶片上可整合更多的電晶體為晶片帶來更多的功能，但是由於晶片愈來愈複雜，晶片設計極須要電腦補助以加快設計速度，減少設計錯誤，減低設計成本，此即為設計自動化之主要目的。如右圖所示，晶片設計及自動化主要所須的流程如下：

• System Specification：決定晶片的功能、功耗及成本的。
• Function/Architecture Design：設計晶片的功能及架構。主要是使用Hardware Description Language (如Verilog 或VHDL)進行Register-Transfer Level Design)
• Logic Synthesis：即邏輯合成，主要是將RTL變成Gate-Level Design)
• Circuit Design : 進行Transistor Level Design
• Physical Synthesis：即實體合成，主要是將Gate-Level 或是Transistor Level Design 變成Layout。
• Testing ：測試，主要是用來驗証電路是否正常運作。

• algorithm
• architecture
• gate
• circuit level 
• device 等等

各種abstraction level 的設計有其優缺點，如abstraction level愈往下愈包含了電路各種細節，但模擬的速度較慢；愈往上，愈粗略但模擬的速度也更快速。，由於同一晶片整合更多的電晶體，也為IC 設計帶來新的挑戰與問題。其中一個重要問題是功耗問題：由於晶片中的電晶體數量增加，使得晶片的功耗及溫度增加，不但提高晶片設計成本，對於手機及筆記型電腦等行動裝置來說，高功耗會縮短裝置的使用時間，因此，如何減少晶片的功耗是一個迫切須要解決的問題。另一個問題是可靠度問題 ：在先進製程下，由於電路電壓愈來愈低，電晶體愈來愈小，使得電路可能受到來自內部或是外在雜訊(如溫度，IR drop, cross talk 等等因素)的影響，造成電路不穩定或故障。因此如何考量這些因素使得在合理成本下，增加電路的可靠度，是一個極須解決的問題。

例如，下圖中的CPU有16個核心，但是每個核心的功耗、漏電流及溫度皆不相同，因此每 一個核心的速度及可靠度都不相同。因此這個計畫的主要目標是考量每一個核心的情形，設計能改善系統功率及可靠度之架構及演算法，降低功耗及提高整個系統的可靠度。
 

 

我們須要藉由電腦之計算能力，提供快速而準確的方法以設計低功率可靠之系統。

另一個重要的研究議題是3D IC的設計及最佳化。由於3D IC 透過垂直的Through Silicon Via進行溝通，可減少wire delay，也由於3D IC 在單一晶片中整合不同元件，因此能做到異質整合。然而將許多的die封裝在同一個晶片中，會產生功率、溫度過高，可靠度過低的問題，因此如何減少功率、溫度，提高可靠度，也是本研究室的研究議題。
 

過去研究主題及成果